Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan D flip flop
dan output 4 bit
2. Gambar Rangkaian Simulasi
[Kembali]
3. Video Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Pada percobaan rangkaian 2 ini, memiliki sebua saklar sw-spdt yang terhubung dengan vcc sumber dan kaki bawahnya terhubung ke ground.
- Pertama inputan dari R-S itu berasal dari saklar sw-sdpt yang berlogika 1.Untuk D-flip-flop yang pertama, clk dihubungkan ke sumber clock, untuk D itu dihubungkan ke Q' dan juga dihubungkan ke Clk pada rangkaian D-Flip Flip selanjutnya.
- Maka, dapat terlihat bahwa ouput yang keluar pada logicprobe itu memiliki kondisi toggle. Hal ini disebabkan counter kan berfungsi mengeluarkan output berupa bit2 yang berubah2 setiap waktu. Selain itu, disebut asyncronous dikarenakan rangkaian flip-flip yang diawal saja yang dikendalikan oleh sinyal clock, sementara sinyal clock untuk flip-flop lainnya diambilkan dari masing2 flip-flop sebelumnya.